本文讨论了《数字设计和计算机体系结构》一书的勘误，指出Verilog语句中缺少主语的问题，以及SystemVerilog中阻塞和非阻塞赋值的准则错误。
《数字设计和计算机体系结构》一书中存在勘误。
在Verilog语句中，例4.1的reg缺少主语。
SystemVerilog中阻塞和非阻塞赋值的准则存在错误，g=a&b应为阻塞赋值。
完成下面两步后，将自动完成登录并继续当前操作。
