AssertionForge：通过规范和RTL的结构化表示增强形式验证断言生成

本研究针对现有基于大语言模型的方法在从自然语言规范生成SystemVerilog断言时面临的模糊性和不完整性问题，提出了一种新颖方法。通过构建结合规格和RTL的知识图谱，研究展示了如何更全面地理解设计，显著提升断言质量，并为后续代码生成和设计理解的研究奠定基础。