本研究提出DPD-NeuralEngine加速器，提升深度神经网络基础的数字预失真在通信系统中的硬件效率。该加速器采用GRU神经网络设计，结合软硬件协同，在22纳米CMOS技术下运行，达到256.5 GOPS吞吐量和1.32 TOPS/W功率效率，实现首个AI基础的DPD专用集成电路加速器，功率面积效率为6.6 TOPS/W/mm²。