本文介绍了一种基于实际硬件的训练程序得出的预期性能估计来排名量子电路的机器学习方法。通过在IBM硬件上进行电路测量，发现逻辑上等效的布局的保真度可以相差一个量级。作者引入了一个用于排名的电路得分，通过使用测量数据集上的排名损失函数进行拟合。在16比特的设备上进行模型训练和执行，并与两种常见方法进行比较，结果显示该方法优于这两种方法，预测的布局噪声更低，性能更高。同时，该方法还揭示了背离简单代理测量所推断性能估计的依赖上下文和相干门错误的特定方式。

本研究提出了一种基于并行计划的SAT编码方法，通过应用SWAP和CNOT来保持并行计划的最优性，并在大型和深层次电路中实现可扩展性。该方法在可扩展性方面表现优异，比领先的方法提高了很多倍。同时，能够将几个比特电路完美地映射到比特平台上，最多需要17个SWAP。