PyStim简化了在SystemVerilog测试环境中使用Python库的过程，允许直接实例化Python类、调用方法和执行脚本，从而提高RTL设计和验证效率。
完成下面两步后，将自动完成登录并继续当前操作。
