Hardware-Accelerated Event Graph Neural Networks for Low-Latency Time Series Classification on SoC FPGA

💡 原文英文,约100词,阅读约需1分钟。
📝

内容提要

该研究提出了一种事件图神经网络的硬件实现,以应对嵌入式边缘传感器数据量增加带来的智能处理需求。通过将时间序列信号转换为稀疏事件数据格式,计算量显著降低,SHD数据集的准确率达到92.7%。

🏷️

标签

➡️

继续阅读