硬件友好的设备端训练的扰动高效零阶优化

本研究针对零阶优化在硬件平台（如FPGA和ASIC）上面临的高高斯随机数生成需求这一挑战，提出了PeZO框架，设计了随机数重用策略并引入了适应性缩放方法，以降低硬件资源的需求和功耗。实验结果显示，PeZO显著减少了随机数生成所需的逻辑单元和功耗，使零阶优化在设备端训练成为可能，为未来研究提供了重要的见解。

本研究提出了PeZO框架，针对FPGA和ASIC的零阶优化需求，设计了随机数重用策略和适应性缩放方法，显著降低了硬件资源和功耗，为设备端训练提供了可能性。

ASIC FPGA PeZO框架 功耗 硬件 随机数重用
原文中文，约300字，阅读约需1分钟。发表于：。
阅读原文
分享给好友