作为硬件攻城狮，你一定要改掉这7个坏习惯
内容提要
硬件工程师需要改掉的7个坏习惯：1、自动布线会增加成本。2、时钟信号频率低也要保证边沿单调性和跳变时间。3、去偶电容要选对容量和放对地方。4、仿真结果仅供参考，需留有余量。5、信号过冲不一定需要匹配，只要过冲可接受即可。6、不是每个芯片都需要选最快的，会增加成本和信号完整性问题。7、蓝色指示灯技术成熟度和供货稳定度较差，价格贵。
延伸解读
自动布线的成本陷阱
文章指出，自动布线会占用更大的PCB面积并产生更多过孔。在批量生产中，PCB厂家降价主要考虑线宽和过孔数量，因为它们影响成品率和钻头消耗。因此，自动布线虽然省时，但可能增加供应商成本，进而削弱你的议价空间。对于成本敏感的产品，手动布线或优化布局更有利于控制成本。
时钟信号：频率低不等于要求低
即使时钟频率只有8K，其边沿质量依然关键。文章强调，时钟信号的频谱范围很宽，必须保证边沿单调性和跳变时间在特定范围内。数据总线只需在采样边沿满足建立/保持时间，但时钟信号本身的质量直接影响采样可靠性。因此，不能因为频率低就忽视时钟信号的完整性。
去耦电容：多不一定好
去耦电容并非多多益善。过多会导致成本浪费、布线困难以及上电冲击电流过大。文章建议，设计关键在于选对容量并放对位置，最好参考芯片手册的推荐设计。盲目增加电容可能适得其反，合理布局和选型才能有效保证电源干净。
仿真与过冲：留余量，接受不完美
仿真模型无法完全反映实物差异，尤其串扰难以穷举。文章举例，特定数据模式可能干扰相邻信号导致功能失效。因此仿真结果仅供参考，必须留有余量。同时，除少数特定信号外，过冲普遍存在，只要在可接受范围内，不一定需要匹配，完全匹配既不现实也可能带来功耗和幅度问题。
Q&A
自动布线对PCB设计有什么影响？
自动布线会增加PCB面积和过孔数量，从而导致成本上升。
时钟信号的边沿单调性为什么重要？
时钟信号的边沿单调性必须保证，以确保信号的稳定性和可靠性。
去偶电容的设计需要注意什么？
去偶电容的容量和放置位置需谨慎选择，过多会导致成本增加和布线困难。
仿真结果在设计中有什么局限性？
仿真结果仅供参考，实际情况可能与仿真模型存在差异，需留有余量。
信号过冲是否需要完全匹配？
信号过冲不一定需要完全匹配，只要在可接受范围内即可。
选择芯片时需要考虑哪些因素？
并非所有芯片都需选最快的，速度提升会增加成本和信号完整性问题。
蓝色指示灯的使用限制是什么？
蓝色指示灯技术成熟度低且价格高，适用场合有限，主要用于不能用其它颜色替代的场合。
