一种可配置和高效的神经网络硬件加速器内存层次结构
原文中文，约1800字，阅读约需5分钟。
📝
内容提要
本研究提出了一种高效的深度神经网络硬件实现框架，利用多级现场生成机制和混合精度基准，显著提高了内存效率和能效。优化的硬件设计和数据排列策略使得该框架在加速和能效方面表现出色，适用于多种应用场景。
🔎
延伸解读
内存效率提升的关键机制
文章指出，通过多级现场生成机制和混合精度基准，能够实现高分辨率参数的即时恢复，从而以最小的硬件开销将昂贵的内存交易转换为超快的芯片内计算，使内存效率提高10-20倍。这一机制的核心在于减少对外部内存的访问，对于缓解DNN加速器中的内存瓶颈具有参考价值。
FPGA实现的性能优势
在硬件实现上，该框架采用高效的FPGA设计，与IBM TrueNorth处理器和参考FPGA实现相比，至少实现了152倍的加速和71倍的能效增益。这表明FPGA在DNN加速领域仍具竞争力，尤其适合需要灵活性和能效平衡的应用场景。
协同设计方法的实际收益
文章强调协同设计神经网络架构与硬件加速器的重要性，联合搜索方法在所有延迟目标上优于之前的神经体系结构搜索和手动设计模型，可将边缘加速器的能源消耗降低高达2倍。这提示读者，软硬件协同优化是提升能效的有效途径。
数据排列策略的加速效果
针对基于广义矩阵乘法的端到端变压器模型推理，文章提出了一种新颖的内存数据排列策略，通过硬件加速器的内核大小有效减小芯片外数据访问，在单核和多核系统中实现了高达2.8倍的速度提升。这一策略对优化内存密集型模型具有实用意义。
❓
Q&A
这种神经网络硬件加速器的内存效率提高了多少？
内存效率提高了10-20倍。
该框架与IBM TrueNorth处理器相比的加速和能效增益是多少？
至少实现了152倍的加速和71倍的能效增益。
新提出的内存数据排列策略有什么优势？
能够有效减小芯片外数据访问，速度提升可达2.8倍。
DNN加速器HighLight的主要功能是什么？
能有效将DNN稀疏化转换为降低能耗和延迟的技术。
如何通过硬件加速实现深度神经网络的设计空间探索？
通过物理设计驱动的学习预测框架，结合后端功耗、性能和面积分析，实现对后端PPA和系统指标的真实估计。
该研究提出了什么样的优化框架？
提出了一种基于硬件/软件协同设计的新的约束贝叶斯优化框架。
🏷️
