杰哥的小笔记
·
三星 Exynos CPU 微架构学习笔记
💡
原文中文，约9400字，阅读约需23分钟。
📝
内容提要
本文总结了三星Exynos CPU微架构的演进，重点介绍了分支预测器的设计与优化。Exynos系列采用了多种分支预测技术，如Scaled Hashed Perceptron和多级BTB，提升了预测性能。Exynos M1至M6逐步改进了分支预测器的容量和效率，特别引入了0-bubble预测器和uOP缓存，显著提高了处理速度和能效。同时，论文探讨了分支预测的安全性问题，并提出了防止跨上下文攻击的措施。
🎯
关键要点
-
三星Exynos系列CPU微架构的演进历史详细解析，重点在分支预测器的设计与优化。
-
Exynos微架构采用Scaled Hashed Perceptron分支预测器，结合多级BTB提升预测性能。
-
Exynos M1至M6逐步改进分支预测器的容量和效率，特别引入0-bubble预测器和uOP缓存，显著提高处理速度和能效。
-
论文探讨了分支预测的安全性问题，提出了防止跨上下文攻击的措施。
-
Exynos M5引入uOP缓存，缓存译码后的uOP，提升了指令处理效率。
-
Exynos系列在L1数据预取和L2/L3缓存方面也进行了优化，提升了访存性能。
❓
延伸问答
三星Exynos CPU的分支预测器是如何设计的？
Exynos系列采用Scaled Hashed Perceptron分支预测器，结合多级BTB提升预测性能。
Exynos M1到M6的分支预测器有哪些主要改进？
从M1到M6，分支预测器逐步改进了容量和效率，特别引入了0-bubble预测器和uOP缓存。
Exynos系列CPU如何提高处理速度和能效？
通过引入0-bubble预测器和uOP缓存，Exynos系列显著提高了处理速度和能效。
分支预测的安全性问题是如何解决的？
通过为每个上下文生成随机数并异或到BTB保存的目的地址，防止跨上下文的预测器注入攻击。
Exynos M5引入的uOP缓存有什么作用？
uOP缓存用于缓存译码后的uOP，提升指令处理效率。
Exynos系列在L1数据预取和L2/L3缓存方面做了哪些优化？
Exynos系列在L1数据预取器和L2/L3缓存方面进行了优化，以提升访存性能。
➡️
