ARM Neoverse V3（代号Poseidon）微架构相比V2有显著改进，解码宽度增加至10-wide，去掉了MOP Cache，并提升了物理寄存器堆和L1 DTLB容量。性能测试显示IPC在不同条件下表现稳定，整体为一次稳健的迭代升级。

MIT开发的新内核Fractal为研究人员提供了更清晰的处理器内部视图，揭示了Apple M1芯片的未知行为。Fractal在裸机上运行，减少背景噪声，允许更准确地分析硬件行为。研究发现M1芯片存在“幽灵”推测攻击的证据，且不同特权级别之间的缓存访问仍可被用户代码影响。Fractal旨在成为微架构研究的基础设施，提升实验的可靠性和准确性。

IBM POWER9 微架构评测显示，SMT4版本在性能上较POWER8有所提升，特别是在L1 ICache和L1 ITLB容量方面。测试结果表明，32字节的取指宽度在跨页取指时性能受到影响，整体性能测试结果与官方信息一致，显示出多个模块的优化。

ARM公版核微架构持续演进，涵盖多个型号。2025年将推出C1-Ultra，提升指令预测和缓存带宽。2024年Cortex X925、2023年Cortex X4和2022年Cortex X3等型号均显著提升性能，以满足云计算和高性能计算需求。

ARM公版核微架构持续演进，2025年将推出C1-Ultra和C1-Pro，提升指令预测和缓存带宽。2024年发布Cortex X925，2023年Cortex X4，2022年Cortex X3，逐步增强性能与效率。

Intel Gracemont微架构在指令解码和执行单元方面表现优异。测试显示其L1 ICache和ITLB容量均为64KB，指令吞吐量良好，Store到Load的转发机制高效，尤其在地址重合情况下。整体而言，Gracemont在多核处理器中展现出强大的性能潜力。

Intel Golden Cove 微架构在 Alder Lake 和 Sapphire Rapids 中表现出色，前端解码管道带宽提升，微操作缓存容量增至4096，支持更高的指令吞吐量。性能测试显示其在循环处理和分支预测方面优化显著，具备更高效率和更低功耗，整体实现多项重要改进。

CPU微架构逆向方法学包括两部分：通过已知设计推导参数和在不确定设计时排除可能性。使用Microbenchmark测试微架构性能，识别瓶颈并逆向设计参数。设计时需考虑微架构部件、参数、指标及程序构造，常用方法包括测试容量和队列深度，需关注汇编构造和链接器行为。已有许多现成的Microbenchmark可供参考。

AMD Zen 5 微架构是最新一代处理器，性能测试显示其在多个方面有显著提升。Zen 5 采用新的指令处理机制，优化了指令缓存和解码能力，支持更高的指令吞吐量，尤其在浮点运算和内存访问方面表现优异。整体来看，Zen 5 在性能和效率上均有显著进步。

本文总结了三星Exynos CPU微架构的演进，重点介绍了分支预测器的设计与优化。Exynos系列采用了多种分支预测技术，如Scaled Hashed Perceptron和多级BTB，提升了预测性能。Exynos M1至M6逐步改进了分支预测器的容量和效率，特别引入了0-bubble预测器和uOP缓存，显著提高了处理速度和能效。同时，论文探讨了分支预测的安全性问题，并提出了防止跨上下文攻击的措施。