M31与Ambiq推出基于台积N12e工艺的超低功耗基础 IP
内容提要
M31与Ambiq联合推出基于台积电N12e工艺的超低功耗基础IP方案，包含优化SPSRAM存储器编译器与超低漏电标准单元库，面向AIoT、可穿戴等常开边缘应用。编译器支持高性能与超低功耗双模式，低功耗模式下频率近500MHz，漏电控制优异；标准单元库可降低约50%漏电功耗。
延伸解读
N12e工艺与常开边缘应用的匹配逻辑
文章将M31与Ambiq的合作定位在台积电N12e工艺上，目标应用是AIoT、可穿戴等“常开”边缘设备。这类设备需要持续待机或低负载运行，对漏电和面积预算极为敏感。N12e的ULL特性与基础IP的优化方向一致，说明双方并非追求峰值性能，而是优先解决常开场景下的静态功耗问题。读者可据此理解，该方案的价值在于延长电池寿命而非提升算力上限。
SPSRAM编译器的双模式设计意味着什么
该存储器编译器在相同宏占用面积下支持高性能与超低功耗两种模式。低功耗模式借助双电源轨架构，在近临界电压的外设电压条件下实现接近500MHz频率，同时将VCCA数据保持模式漏电控制在bit-cell总保持漏电的1.05至1.1倍。这意味着设计者无需为不同功耗档位准备两套存储器宏，可在同一面积预算内灵活切换，降低常开边缘芯片的待机功耗与设计复杂度。
标准单元库约50%漏电降幅的协作来源
M31提供的N12e标准单元库专为Ambiq平台需求开发，结合了Ambiq的级联式低功耗方法与M31在电路及物理实现上的创新，约可降低50%的漏电功耗。这一降幅并非单一环节的成果，而是设计层级协作与IP实现优化共同作用的结果。对IC设计客户而言，这意味着采用该基础IP方案时，漏电收益来自存储器与标准单元两部分的协同，而非仅依赖某一项技术。
Q&A
M31和Ambiq联合推出的超低功耗基础IP是基于什么工艺？
该基础IP解决方案基于台积公司N12e®工艺。
这套基础IP方案包含哪些具体组件？
包含一套经优化的SPSRAM存储器编译器与专为Ambiq平台需求共同开发的超低漏电标准单元库。
该基础IP主要面向哪些应用场景？
主要面向AIoT、可穿戴设备及其他“常开”（Always-on）边缘应用。
SPSRAM存储器编译器在低功耗模式下的工作频率和漏电表现如何？
在低功耗模式下，其双电源轨架构可在近临界电压的外设电压条件下实现接近500 MHz的工作频率，并将VCCA数据保持模式下的漏电控制在约为bit-cell总保持漏电的1.05–1.1倍。
M31提供的标准单元库能降低多少漏电功耗？
约可降低50%的漏电功耗。
该SPSRAM存储器编译器集成了哪些关键低功耗功能？
集成了冗余机制、电源门控及内置自测试等关键低功耗功能。
