LDO基础特性-压降

低压差稳压器(LDO)的特性主要体现在电压降，即输入电压和输出电压之间的最小差值。

压降电压VDO是实现正常稳压所需的输入电压VIN与输出电压VOUT(nom)之间的最小压差。

如果VIN低于所需值，LDO将以压降状态工作，输出电压将跟随输入电压变化。

压降主要由LDO架构决定，PMOS架构在较高输出电压下具有较低的压降，而NMOS架构则通过辅助电压轨或内部电荷泵来实现低压降。

PMOS架构通过控制漏-源极电阻RDS来调节输出电压，随着VIN接近VOUT(nom)，RDS减小。

NMOS架构也控制RDS，但在特定点VGS无法再升高，导致压降电压的增加。

许多NMOS LDO采用辅助电压轨VBIAS来保持较高的VGS，从而在低输出电压下实现超低压降。

电荷泵可以替代VBIAS，以提升VIN，确保误差放大器能够生成更大的VGS值。

压降受到多种因素的影响，选择LDO时需考虑这些因素以满足特定条件。