中国科学技术大学（USTC）和华为诺亚方舟实验室联合发布了名为ChiPBench的芯片物理布局评估框架和数据集，旨在解决现有布局算法与最终性能之间的不一致性问题。该评估框架提供全面的评估指标，能够衡量算法对最终芯片设计优化效果的影响。作者发现现有布局算法存在不足，提醒研究人员需要开发新算法。这一工作有助于优化和开发各种算法，并促进更高效、更有效的开源EDA工具的开发。