中科大/华为诺亚出手！芯片性能≠布局评分，EDA物理设计框架全面开源
内容提要
中国科学技术大学（USTC）和华为诺亚方舟实验室联合发布了名为ChiPBench的芯片物理布局评估框架和数据集，旨在解决现有布局算法与最终性能之间的不一致性问题。该评估框架提供全面的评估指标，能够衡量算法对最终芯片设计优化效果的影响。作者发现现有布局算法存在不足，提醒研究人员需要开发新算法。这一工作有助于优化和开发各种算法，并促进更高效、更有效的开源EDA工具的开发。
延伸解读
代理指标与最终性能的鸿沟
文章指出，现有AI布局算法通常优化HPWL等中间代理指标，但这些指标与芯片最终PPA（功耗、性能、面积）相关性弱。例如，MacroHPWL与最终性能指标相关性非常弱，优化它影响有限。这导致算法在代理指标上得分高，实际芯片性能却可能不佳，限制了工业应用。
ChiPBench如何实现端到端评估
ChiPBench构建了包含完整物理实现信息的数据集，覆盖CPU、GPU等多种设计。评估时，将布局算法输出集成到OpenROAD流程中，执行时钟树综合、布线等后续步骤，最终报告TNS、WNS、面积和功耗等PPA指标。这种方法确保了评估指标与最终性能一致，避免了单一阶段简化指标的局限。
对EDA工具与算法研究的启示
评估结果显示，主流布局算法优化的中间指标与最终性能不一致，这意味着仅改进代理指标可能无法全面优化PPA。作者提醒研究人员需要从新角度开发布局算法，寻找更合适的中间指标。同时，ChiPBench作为开源框架，促进了更高效、有效的开源EDA工具开发，帮助算法改进转化为实际芯片性能提升。
Q&A
ChiPBench评估框架的主要目的是什么？
ChiPBench评估框架旨在解决布局算法与最终性能之间的不一致性问题。
现有布局算法存在哪些不足之处？
现有布局算法存在与最终性能不一致的问题，且依赖于中间代理指标，导致评估结果偏差。
芯片布局的两个主要阶段是什么？
芯片布局分为宏布局和标准单元布局两个主要阶段。
为什么需要开发新的布局算法？
需要开发新的布局算法以提升性能，并解决现有算法与最终性能之间的相关性不足问题。
ChiPBench数据集包含哪些设计领域？
ChiPBench数据集涵盖CPU、GPU、网络接口、图像处理技术、物联网设备、加密单元和微控制器等多个设计领域。
如何评估布局算法的性能？
布局算法的性能通过生成的输出文件与OpenROAD设计流程集成，报告包括TNS、WNS、面积和功耗等性能指标。
