台积电展示了1万亿个晶体管的芯片封装路线，并计划开发含2000亿个晶体管的芯片。预计在2030年左右能构建超过1万亿个晶体管的多芯片解决方案。工艺技术发展促使客户同步开发逻辑技术和封装技术。

最新工艺技术可达5纳米，下一步是3纳米。制程工艺越先进，芯片集成度越高、成本越低。台积电和三星宣布5纳米EUV工艺，苹果A14处理器将采用5纳米工艺，可能使用3纳米工艺。CPU工艺先进不一定性能更好。线宽缩小意味着晶体管更小、更密集，成本降低。工作频率提升，功耗降低。晶体管尺寸缩小，内阻降低，工作电压降低，功耗减小。半导体工艺决定集成电路性能、功耗。