在使用AD软件进行PCB布线时，按数字键盘“*”无法自动添加过孔和换层。解决方法是打开设计规则，勾选层的两个选项。

时钟线CLK走线的包地和包地过孔问题是设计考量。包地太少或细节过多可能妨碍信号回流，保持完整的地平面层可能比过度包地更有效。避免时钟走线跨层设计，选择参考同一层地可提高信号稳定性。敏感信号干扰问题可通过拉远走线、多层板设计或增加包地线宽度解决。电源走线太细或过孔太密会导致地连接不好，需注意电流大小和过孔连接。过少的器件底部过孔会影响信号回流和芯片散热。建议增加天线周围禁空区域范围。注意分割线位置，靠近分割线放置过孔以保证信号回流。差分走线需等长、等宽、紧密靠近、在同一层面。高速PCB设计需遵守直线布局原则，使用多层板设计，靠近接口放置滤波、防护和隔离器件。晶体与器件间距离稍大，注意晶体Layout和晶振附近走线。