Oracle has released version 4.4.0 of Helidon, their microservices framework, featuring alignment with the OpenJDK release cadence, support via the new Java Verified Portfolio, new core...

打开ALLEGRO的PCB editor和Cadence的Capture CIS原理图工具报错，重启电脑无效。最终发现是有道词典与软件冲突，退出有道解决问题。建议更新软件或联系客服并提供MiniDump文件。

本文介绍了在Allegro（Cadence）平台环境下设计PCB logo的步骤，包括转换图片格式、制作Allegro格式的logo文件以及在pcb文件中调用logo文件的方法。

I confess: Although I don’t believe in Bigfoot or Nessie and do believe the moon landings happened, I am convinced that despite the current orthodoxies, 10x engineers very much exist and are a...

下载所需要的元器件3D模型首先到3D封装下载网站https://www.3dcontentcentral.cn/下载3D文件。直接还是用GD32E230元器件的LQFP-48封装为例子，选择合适...

研读芯片手册根据芯片手册，确定各边管脚起始坐标以及管脚间距等信息为封装绘制做准备，下图为GD32E230芯片LQFP48封装为例，具体可以将芯片管脚分为4个象限分别对应1、2、3、4；封装设计软...

焊盘设计整体菜单栏做封装，焊盘先行——要先做焊盘再做封装焊盘封装设计绘制下列框选了的是焊盘设计工具——Padstack Editor制作SMD表贴焊盘1、制作元器件焊盘，这里以GD32E230芯...

新建工程1、在文件新建工程建立之前最好在工程文件夹内建立以下文件夹方便对应管理项目文件2、找到左上角File->New->Project...3、（1）选择工程建立的目录文件夹；（2...