杰哥的小笔记
·
AMD Zen 5 微架构评测
内容提要
AMD Zen 5 微架构评测显示其性能显著提升，采用宏操作与微操作分解，优化指令执行。Op Cache 的动态测试表明其对性能影响显著，解码宽度限制和指令融合技术提升了 IPC，L1 和 L2 缓存容量测试验证了设计有效性。整体而言，Zen 5 在多线程和浮点性能上表现优异。
关键要点
-
AMD Zen 5 微架构性能显著提升，采用宏操作与微操作分解，优化指令执行。
-
Op Cache 动态测试表明其对性能影响显著，解码宽度限制和指令融合技术提升了 IPC。
-
L1 和 L2 缓存容量测试验证了设计有效性，Zen 5 在多线程和浮点性能上表现优异。
-
MOP（宏操作）和 uOP（微操作）的拆分在调度器中进行，最终给执行单元的是 uOP。
-
Op Cache 每个 entry 保存 6 条融合指令，实测显示其性能提升。
-
关闭 Op Cache 后，性能下降到 4 IPC，验证了解码宽度的限制。
-
Zen 5 的解码管道为 2x 4-wide，但单线程情况下无法实现 8-wide 解码。
-
L1 ICache 和 L1 ITLB 的容量测试结果与官方信息一致，分别为 32KB 和 64-entry。
-
L2 ITLB 的容量为 2048-entry，测试结果与官方信息一致。
-
Return Address Stack 的大小为 52-entry，符合官方信息。
-
Zen 5 支持多种 Zero Cycle Move 和 Zeroing/Ones Idiom，性能表现良好。
-
每周期最多支持 8 MOP，且每个线程可处理 1-2 MOP。
-
物理寄存器堆的测试结果显示整数和浮点寄存器的数量与官方信息相符。
-
L1 DCache 的容量为 48KB，命中时的延迟为 4 个周期。
-
Store to Load Forwarding 实现较为简单，仅支持完全包含的情况。
-
L1 DTLB 和 L2 DTLB 的容量分别为 96-entry 和 4096-entry，性能测试结果一致。
-
Zen 5 后端有 6 条 ALU 流水线，支持高峰值浮点性能。
延伸解读
Zen 5 微架构的创新设计
AMD Zen 5 微架构通过宏操作与微操作的分解，显著提升了指令执行效率。这种设计不仅优化了指令调度，还提高了每周期指令数（IPC），使得多线程和浮点性能表现优异。读者应关注这种架构如何影响未来处理器的设计趋势。
Op Cache 的重要性
Zen 5 的 Op Cache 设计显著提升了性能，实测显示开启 Op Cache 后，IPC 可达 12，而关闭后则降至 4。这表明 Op Cache 对于提升处理器性能至关重要，尤其是在高负载情况下，用户在选择处理器时应考虑这一特性。
解码管道的限制
尽管 Zen 5 具备 2x 4-wide 解码管道，但在单线程情况下无法实现 8-wide 解码，这限制了其在某些应用场景下的性能表现。用户在评估处理器性能时，应注意解码能力对整体性能的影响，尤其是在需要高并发处理的任务中。
延伸问答
AMD Zen 5 微架构的主要性能提升在哪里？
AMD Zen 5 微架构在宏操作与微操作分解、优化指令执行方面显著提升了性能，特别是在多线程和浮点性能上表现优异。
Op Cache对Zen 5的性能影响如何？
Op Cache的动态测试表明其对性能影响显著，开启时可实现高达12 IPC，关闭后性能下降到4 IPC。
Zen 5的解码管道有什么特点？
Zen 5的解码管道为2x 4-wide，但在单线程情况下无法实现8-wide解码，这限制了其解码能力。
Zen 5的L1和L2缓存容量分别是多少？
Zen 5的L1缓存容量为32KB，L2缓存容量为2048-entry，测试结果与官方信息一致。
Zen 5在浮点性能方面的表现如何？
Zen 5在浮点性能上表现优异，支持每周期最多执行2条AVX512的浮点FMA指令，达到高峰值性能。
Zen 5的Store to Load Forwarding实现有什么特点？
Zen 5的Store to Load Forwarding实现较为简单，仅支持完全包含的情况，不支持部分重合的Load和Store。
