RISC-V Extension for Accelerating Sparse Deep Neural Networks on FPGA Based on Hardware/Software Co-Design
💡
原文英文,约100词,阅读约需1分钟。
📝
内容提要
本研究提出了一种新的RISC-V扩展方案,通过硬件与软件协同设计,实现对稀疏深度神经网络的高效加速,定制功能单元可实现最高5倍的加速,适用于小型FPGA。
🎯
关键要点
- 本研究提出了一种新的RISC-V扩展方案。
- 通过硬件与软件协同设计,实现对稀疏深度神经网络的高效加速。
- 定制功能单元可实现最高5倍的加速。
- 该方案适用于小型FPGA。
- 研究解决了在FPGA上高效加速稀疏深度神经网络的难题。
➡️