杰哥的小笔记
·
Ampere Skylark 微架构评测
内容提要
Ampere Skylark 微架构评测显示其为早期 ARM 服务器核心，采用 16nm 工艺，具备 32KB L1 ICache/DCache、1024-entry BTB、48-entry L1 ITLB/DTLB 和 16-entry RAS。执行单元包括 2 个 ALU、1 个分支单元、1 个加载单元、1 个存储单元和 1 个浮点单元，整体性能表现一般。
关键要点
-
Ampere Skylark 微架构采用 16nm 工艺，属于早期 ARM 服务器核心。
-
Skylark 配备 32KB L1 ICache 和 DCache，1024-entry BTB，48-entry L1 ITLB 和 DTLB，以及 16-entry RAS。
-
执行单元包括 2 个 ALU、1 个分支单元、1 个加载单元、1 个存储单元和 1 个浮点单元。
-
整体性能表现一般，取指带宽为每周期四条指令，L1 ICache 容量为 32KB。
-
Skylark 的 BTB 在处理大量分支指令时性能下降，CPI 在 8192 个分支时达到 5。
-
L1 DTLB 容量为 48，访存延迟从 5 cycle 增加到 11 cycle。
-
Skylark 的 Store to Load Forwarding 性能与 AMD Zen 5 相似，支持特定条件下的转发。
延伸解读
微架构的历史背景
Ampere Skylark 微架构源自于 AppliedMicro 的 X-Gene 3，虽然是较早的 ARM 服务器核心，但其设计理念和技术仍对后续产品有影响。了解其历史背景有助于理解当前 ARM 处理器的发展趋势及其在市场中的定位。
性能瓶颈分析
Skylark 在处理大量分支指令时，BTB 的性能下降明显，CPI 达到 5。这表明在高分支密度的应用场景中，Skylark 的性能可能无法满足需求，用户在选择时需考虑其适用性。
访存延迟的影响
Skylark 的 L1 DTLB 容量为 48，访存延迟从 5 cycle 增加到 11 cycle，说明在高负载情况下，访存性能会显著下降。这对需要频繁内存访问的应用来说，可能会成为性能瓶颈。
延伸问答
Ampere Skylark 微架构的制造工艺是什么？
Ampere Skylark 微架构采用的是 16nm 工艺。
Skylark 微架构的 L1 ICache 和 DCache 容量是多少？
Skylark 微架构的 L1 ICache 和 DCache 容量均为 32KB。
Skylark 微架构的执行单元配置是怎样的？
Skylark 微架构的执行单元包括 2 个 ALU、1 个分支单元、1 个加载单元、1 个存储单元和 1 个浮点单元。
Skylark 在处理大量分支指令时的性能表现如何？
Skylark 的 BTB 在处理大量分支指令时性能下降，CPI 在 8192 个分支时达到 5。
Skylark 的 L1 DTLB 容量是多少？
Skylark 的 L1 DTLB 容量为 48。
Skylark 的 Store to Load Forwarding 性能与哪个处理器相似？
Skylark 的 Store to Load Forwarding 性能与 AMD Zen 5 相似。
