晶振为什么不能放置在PCB边缘？
内容提要
在进行 EMC 标准规定的辐射发射测试时，发现某塑料外壳产品的辐射超标，具体频点为160 MHz。通过分析发现，晶振在边缘位置的布局可能与辐射问题有关。需要重新设计 PCB 布局，避免将晶振放置在边缘位置，并进行必要的屏蔽，以降低辐射干扰，确保产品符合 EMC 标准。
延伸解读
晶振边缘布局的辐射机理
文章指出，晶振本身并非辐射超标的直接原因，而是其与参考接地板之间的寄生电容导致共模辐射。当晶振位于PCB边缘时，电场更多分布到参考接地板，寄生电容增大，共模电流随之增大，最终通过电缆产生辐射。因此，将晶振内移可减少电场分布，降低寄生电容，从而抑制辐射。
整改措施与效果
文章提供了两种整改方案：方案一将晶振内移至少1厘米，并在表层敷铜接地；方案二改用单片机内部晶振。实际采用方案一后，辐射发射测试频谱明显改善。这表明，通过调整布局和增加接地屏蔽，可有效降低共模辐射，使产品满足EMC标准。
设计启示与通用原则
文章总结，高dU/dt的器件或印制线应避免放置在PCB边缘，否则易引发EMI问题。若必须置于边缘，可在晶振周围布置接地线并打过孔，形成类似法拉第笼的屏蔽。同时，晶振外壳接地也能减少干扰。这些措施基于电场屏蔽原理，可推广至其他高速电路设计。
Q&A
为什么晶振不能放置在PCB边缘？
晶振放置在PCB边缘可能导致与参考接地板之间的寄生电容增大，从而引发共模辐射，导致辐射超标。
如何降低晶振导致的辐射干扰？
可以将晶振内移，增加与PCB边缘的距离，并在其周围增加屏蔽措施，如敷铜和接地。
晶振与参考接地板之间的寄生电容是如何影响辐射的？
寄生电容越大，晶振与参考接地板之间的耦合越强，导致流过电缆的共模电流增大，从而增加辐射。
在EMC测试中，晶振的布局对结果有何影响？
晶振的布局会影响其与参考接地板的耦合程度，错误的布局可能导致辐射超标，影响EMC测试结果。
什么是法拉第屏罩原理，它如何应用于电磁干扰的防护？
法拉第屏罩原理利用金属的静电等势性有效屏蔽外电场的电磁干扰，广泛应用于防护敏感设备。
在PCB设计中，如何避免高dU/dt的器件放置在边缘？
应避免将高dU/dt的印制线或器件放置在PCB边缘，必要时可在其旁边布置工作地线以减少干扰。
