良许Linux教程网
·
晶振为什么不能放置在PCB边缘？
💡
原文中文，约2600字，阅读约需7分钟。
📝
内容提要
在进行 EMC 标准规定的辐射发射测试时，发现某塑料外壳产品的辐射超标，具体频点为160 MHz。通过分析发现，晶振在边缘位置的布局可能与辐射问题有关。需要重新设计 PCB 布局，避免将晶振放置在边缘位置，并进行必要的屏蔽，以降低辐射干扰，确保产品符合 EMC 标准。
🎯
关键要点
- 在EMC标准的辐射发射测试中，某塑料外壳产品在160 MHz频点辐射超标。
- 晶振位于PCB边缘位置可能导致辐射超标，需要重新设计PCB布局。
- 高速信号线与参考接地板之间的容性耦合会导致共模辐射。
- 晶振与参考接地板之间的寄生电容越大，辐射发射越严重。
- 将晶振内移并增加屏蔽措施可以有效降低辐射干扰。
- 高dU/dt的印制线或器件不应放置在PCB边缘，以避免EMI问题。
- 法拉第屏罩原理可以有效屏蔽电磁干扰。
- 辐射并非由晶振直接造成，而是由寄生电容和电缆等因素引起的。
❓
延伸问答
为什么晶振不能放置在PCB边缘？
晶振放置在PCB边缘可能导致与参考接地板之间的寄生电容增大，从而引发共模辐射，导致辐射超标。
如何降低晶振导致的辐射干扰？
可以将晶振内移，增加与PCB边缘的距离，并在其周围增加屏蔽措施，如敷铜和接地。
晶振与参考接地板之间的寄生电容是如何影响辐射的？
寄生电容越大，晶振与参考接地板之间的耦合越强，导致流过电缆的共模电流增大，从而增加辐射。
在EMC测试中，晶振的布局对结果有何影响？
晶振的布局会影响其与参考接地板的耦合程度，错误的布局可能导致辐射超标，影响EMC测试结果。
什么是法拉第屏罩原理，它如何应用于电磁干扰的防护？
法拉第屏罩原理利用金属的静电等势性有效屏蔽外电场的电磁干扰，广泛应用于防护敏感设备。
在PCB设计中，如何避免高dU/dt的器件放置在边缘？
应避免将高dU/dt的印制线或器件放置在PCB边缘，必要时可在其旁边布置工作地线以减少干扰。
➡️
