一种具有灵活操作数分辨率和层级权重/输出平稳性的事件驱动数字内存计算加速器

💡 原文中文,约500字,阅读约需2分钟。
📝

内容提要

Spiker+是一个FPGA脉冲神经网络加速器框架,具有低功耗(180mW)和低面积设计,适合边缘应用。在MNIST和SHD数据集上测试表现优异,延迟为780微秒。

🎯

关键要点

  • Spiker+是一个FPGA脉冲神经网络加速器框架,具有高效、低功耗和低面积设计。

  • 该框架适用于边缘应用,支持通过少量Python代码开发复杂的神经网络加速器。

  • 在MNIST数据集上,Spiker+的性能与最先进的SNN加速器相媲美,资源需求为7,612个逻辑单元和18个Block RAMs,功耗为180mW,延迟为780微秒。

  • Spiker+是第一个在SHD数据集上进行测试的SNN加速器,资源需求为18,268个逻辑单元和51个BRAM,功耗为430mW,延迟为54微秒。

  • Spiker+在硬件加速的SNN领域具有重要性,适合资源和功耗受限的边缘应用。

➡️

继续阅读