LDO基础特性-压降
💡
原文中文,约2200字,阅读约需6分钟。
📝
内容提要
低压降稳压器(LDO)的压降是VIN和VOUT之间的最小差值,由LDO架构决定。PMOS架构在较高输出电压下具有较低的压降,NMOS架构在较低输出电压下达到超低压降。选择LDO时需要考虑架构和其他因素。
🎯
关键要点
-
低压降稳压器(LDO)的压降是VIN和VOUT之间的最小差值。
-
压降电压VDO是实现正常稳压所需的最小压差。
-
LDO的压降由其架构决定,PMOS架构在高输出电压下具有较低压降,NMOS架构在低输出电压下达到超低压降。
-
PMOS架构通过控制漏-源极电阻RDS来调节输出电压,随着VIN接近VOUT,RDS减小。
-
NMOS架构通过增大VGS来降低RDS,保持稳压,但在特定点会达到饱和状态。
-
偏置LDO使用辅助电压轨VBIAS来支持误差放大器,提升VGS以实现低压降。
-
压降还受到其他因素的影响,选择LDO时需综合考虑这些因素。
➡️