杰哥的小笔记
·
浅谈乱序执行 CPU（三：前端）
💡
原文中文，约5300字，阅读约需13分钟。
📝
内容提要
本文讨论了处理器前端的部分，包括取指令译码和分支预测。通过使用Fetch Buffer来处理指令条数不匹配的情况，并结合分支预测进行优化。分支预测可以使用TAGE等方法，其中TAGE是目前主流的算法。此外，还介绍了Short Forward Branch优化，通过条件执行替代分支指令来提高性能。这种优化可以在硬件层面实现，也可以由编译器支持。
🎯
关键要点
- 本文讨论处理器前端的部分，包括取指令译码和分支预测。
- 使用Fetch Buffer处理指令条数不匹配的情况，结合分支预测进行优化。
- 分支预测可以使用TAGE等方法，TAGE是目前主流的算法。
- 介绍Short Forward Branch优化，通过条件执行替代分支指令来提高性能。
- Short Forward Branch优化可以在硬件层面实现，也可以由编译器支持。
- 前端取指能力需要与后端匹配，Fetch Buffer用于解决指令条数不匹配的问题。
- 分支预测需要保证在循环中达到接近100%的性能，BOOM设计了L0 BTB进行优化。
- 分支预测方法包括BHT和BHR，复杂设计可以提高预测准确率。
- 全局分支历史可以维护多个GHR，支持多个分支的预测。
- TAGE算法通过维护多个表和历史长度不同的设计提高预测准确度。
- Short Forward Branch优化通过条件执行替代分支指令，减少分支预测的需求。
- SiFive的CPU实现了类似的优化，通过指令融合提高性能。
- 苹果的专利提出了在Fetch Group内优化跳转指令的处理，减少重复Fetch的能耗。
➡️
