量子位
·
中科大/华为诺亚出手！芯片性能≠布局评分，EDA物理设计框架全面开源
💡
原文中文，约3000字，阅读约需7分钟。
📝
内容提要
中国科学技术大学（USTC）和华为诺亚方舟实验室联合发布了名为ChiPBench的芯片物理布局评估框架和数据集，旨在解决现有布局算法与最终性能之间的不一致性问题。该评估框架提供全面的评估指标，能够衡量算法对最终芯片设计优化效果的影响。作者发现现有布局算法存在不足，提醒研究人员需要开发新算法。这一工作有助于优化和开发各种算法，并促进更高效、更有效的开源EDA工具的开发。
🎯
关键要点
- 中科大和华为诺亚方舟实验室联合发布ChiPBench评估框架和数据集，旨在解决布局算法与最终性能之间的不一致性。
- ChiPBench提供全面的评估指标，衡量算法对芯片设计优化效果的影响。
- 现有布局算法存在不足，研究人员需开发新算法以提升性能。
- 芯片设计流程面临挑战，EDA工具为硬件工程师提供支持。
- 芯片布局分为宏布局和标准单元布局，传统上由人类设计师手工完成，耗费大量人力。
- 现有基于人工智能的布局算法依赖于中间代理指标，导致与最终性能存在偏差。
- 作者构建了包含全面物理实现信息的数据集，涵盖多种设计领域。
- ChipBench数据集提供全面的端到端性能评估，确保评估指标的一致性。
- 评估结果显示主流布局算法的中间指标与最终性能不一致，需寻找更合适的中间指标。
➡️
